

LABORATION B2

LÄRARHANDLEDNING

EN ENKEL

KONSTRUKTIONS-

UPPGIFT

LABORATION B2

LÄRARHANDLEDNING

EN ENKEL

KONSTRUKTIONSUPPGIFT

Denna laboration behandlar begrepp som adressavkodning, "Chip Select"-signaler och konstruktionsförfarande. Momenten är grundläggande för den som skall konstruera ett nytt, eller expandera ett befintligt mikrodatorsystem.

Observera att laborationen kräver förberedelser (hemuppgifter) gjorda innan laborationstillfället

Följande häften ska Du vid sidan av detta ha tillgängliga vid laborationsplatsen:

HÅRDVARUBESKRIVNING för **MD09, ML1, ML2, ML3.**

Referensmanual för **db09** MONIOTR DEBUGGER.

MOTOROLA MC6809 datablad

Datablad för ingående TTL-komponenter

Du bör också ha bekantat Dig med dessa häften på ett sådant sätt att Du snabbt kan hitta upplysningar i dem.

Laborationen utgår från att laboranten är familjär med utvecklingssystemet **PC/ETERM, MD09** och dess monitorprogramvara **db09**.

Text och kommentarer till läraren är här skriven i *kursiv stil*.

INLEDNING

I datorsammanhang önskar man ofta att koppla mera hårdvara till sitt system. Det kan vara flera periferikretsar, som AD/DA-omvandlare, mera minne osv. För att exemplifiera vad en konstruktör bör ta hänsyn till och vilka problem han kan stöta på, gör vi här en enkel expansion av systemet.

UPPGIFT

MD09 skall expanderas med en extra utport (ett 8-bitars D-register). Utporten skall placeras på adress \$e006. Lysdioder skall kopplas till utporten. Ett register av typen 74LS273 skall användas.

Ledning

Utporten, D-registret, skall kopplas till **MD09**:s expansionsbuss. Studera sid 7 och 13 i hårdvarummanualen. Avkodningslogik måste konstrueras (med TTL-logik) för att generera en "Chip Select-signal" (\overline{CS}) för adress \$e006 enligt:


$$\overline{CS} = f(A15, A14, \dots, A0, E, Q)$$

\overline{CS} -signalen skall användas som klockingång på D-registret. Hela adressbussen behöver inte avkodas då adress \$e006 ligger i ett av **MD09**, fördefinierad I/O-område. Detta område ligger i adressområde \$e000 till \$e01f och dess tillhörande \overline{CS} -signal är $\overline{IO0}$. Studera HÅRDVARUMANUALEN för

MD09, ML1, ML2, ML3, sid 6, 25 och schema i appendix A sid 3:4. Studera även figur 1. $\overline{IO0}$ är avkodat enligt:

$$\overline{IO0} = f(A15, \dots, A5, E, Q)$$

$$\overline{IO0} = (A15 * A14 * A13 * \overline{A12} * \overline{A11} * \overline{A10} * \overline{A9} * \overline{A8} * \overline{A7} * \overline{A6} * \overline{A5} * (E + Q))$$



Figur 1 Adressavkodning för $\overline{IO0}$

TILL LÄRAREN:

Detta görs inha PAL-kretsarna IC10 och 11. I princip ser det ut som figur 1 visar.

Den aktuella \overline{CS} -signalen blir således

$$\overline{CS} = f(\overline{IO0}, A4, \dots, A0)$$

Hemuppgift 1

Skriv upp villkoret för \overline{CS} (för adr \$E006)


$\overline{CS} =$ _____

TILL LÄRAREN

$$\overline{CS} = (\overline{IO0} \cdot \overline{A4} \cdot \overline{A3} \cdot A2 \cdot A1 \cdot \overline{A0})$$

Hemuppgift 2

Rita kopplingsschema för denna signal (\overline{CS} för adr \$E006) i figur 2. Du har tillgång till inverterare (74LS04) och en 8-ingångars NAND-grind (74LS30).



Figur 2 Kopplingschema för \overline{CS} -signalen


TILL LÄRAREN:

Generellt bör stort gräddjup undvikas då detta fördröjer den slutliga \overline{CS} -signalen (detta är inte kritisk här). En lösning visas i figur 1.2. RWE-signalen är här tagit med i avkodningen. Av pedagogisk syfte kan denna utelämnas för att eleverna skall "gå på en nit" längre fram under laborationen.

MD09:s expansionsbuss är buffrad (se sid 25 i hårdvarummanualen för MD09) så databussen kan kopplas direkt till D-registret. Tänk på att D-registret skall nollställas när RESET görs på MD09.

Hemuppgift 3

Rita ett komplett schema för konstruktionen i figur 1. Tänk på att lägga en avstörningskondensator vid varje TTL-krets.



Figur 3 Kopplingschema

TILL LÄRAREN:

Avstörningskondensatorer ej nödvändigt, pedagogisk syfte. \overline{RESET} till \overline{CLR} på D-registret för nollställning.

Vid utveckling av hårdvara är det lämpligt att använda monitorfunktionerna i det befintliga systemet. För att göra effektiva mätningar på konstruktionen har man här nytta av ett litet testprogram som gör upprepade minnesaccesser på adress \$e006. Se nedan. Detta för att generera en RWE-signal som är lämplig att "trigga" oscilloskopet på, så som gjordes under laboration B1

```
loop sta    $e006
      bra    loop
```

Hemuppgift 4

Handassemblera programloopen ovan.

Adr	Data	Beteckning
c000	b7	loop sta \$e006
c001	e0	
c002	06	
c003	20	bra loop
c004	fb	
c005		

TILL LÄRAREN**TILL LÄRAREN:**

Tips vid handassemblering av offset för "branch-instruktioner". Börja räkna på adress \$c005 ("nästa" adress) och räkna bakåt, eller, beräkna decimalt 16-5 (bytes) = 11 = \$b vilket ger offset \$fb

Då adress- och databuss har olika värden i varje maskincykel är det värdefullt att använda en "store-instruktion" i sådana testprogram. Detta resulterar i att processorns R/ \overline{W} -signal går låg en gång för varje genomgång av loopen och denna signal är utmärkt att "trigga" på i mätsammanhang.

Hemuppgift 5


Studera "timing-diagrammen" i MC6809:s datablad. Lägg speciellt märke till när adressbuss och R/ \overline{W} -signalen är giltiga. Observera att RWE-signalen som används här är grindat med E+Q internt på MD09.

TILL LÄRAREN:

Tummregel är att adressbussen och R/ \overline{W} -signalen är stabila när klockorna Q och E är höga. MC6809 datablad visar att stabila bussar garanteras 50 ns innan Q går hög.

Hemuppgift 6

Rita in hur signalerna bör se ut i figur 4 när RWE-signalen är låg i program-exemplet ovan.



Figur 4 Signalnivåer för bildning av Chip Select

Laborationsuppgift 1

Lägg in programloopen i minnet på adress \$c000 m.h.a. monitorn. Koppla expansionsbussen till kretskortet du skall bygga din konstruktion på. Mät upp signalerna på samma sätt som under laboration B1 och kontrollera tabellen ovan. Stämmer teori och praktik?

TILL LÄRAREN:

Trigga på RWE, negativ flank, kanal 1. Kanal 2 visar E-klockan. Ställ in oscilloskopet på 1 us/ruta så två RWE-pulser visas. Multiplicera tidbasen med 10 och ställ in på den andra RWE-pulsen för att slutligen relatera RWE till E. På så sätt visas även förloppet innan RWE går låg. En hel E-cykel bör således visas.

Observera att adressbussen är stabil långt tidigare än vad som är uppgivet i databladet (kolla tex A4). Denna processorn är bättre än specarna.

Laborationsuppgift 2

Koppla upp konstruktionen steg för steg och kontrollmät på lämpliga signaler. Koppla t.ex först upp "CHIP SELECT-logiken" och kontrollera att den genererar dina önskade signaler. Använd samma mätmetod som du gjorde i laboration B1. Ändra eventuella fel.

OBS! "Trigga" på RWE-signalen.

Fortsätt tills konstruktionen är klar och kontrollera slutligen \overline{CS} -signalen i tabellen ovan. Lägg ut olika bitmönster till D-registret vid att ge ackumulator A olika värden.

TILL LÄRAREN:

Registret klockas på pos flank. Man kan fråga sig (mäta) om databussen är stabil när klockpulsen kommer. MC6809 specar stabil databuss minst 30 ns efter det att E-klockan har gått låg.

Laborationsuppgift 3

Ändra nu "sta-instruktionen" i programloopen ovan till en "lda-instruktion". Testa med programloopen. Se till att register A har ett definerat värde innan du startar programloopen (tex 55). Fungerar konstruktionen som den skall?

Om inte, varför?

Vad tänds på dina lysdioder?

Vad läses in till ackumulator A? (Kör "trace" instruktionsvis)

Varför ?

Vad händer med dina lysdioder när du trycker på RESET? Förklara varför och eller vad som borde ske.

Ändra eventuella fel på din konstruktion och gör en slutttest.

TILL LÄRAREN:

Om RWE inte är med i avkodningen för \overline{CS} kommer \overline{CS} att aktiveras även under en lässcykel. Detta innebär att databussens värde kommer att klockas in till registret. Databussen kommer att flyta (ligga i tri-state) under denna lässcykel och höga nivåer vill därför klockas in till både ackumulator A och registret. Observera att om man med monitor-kommandot "m" försöker ändra/lägga in värden i registret kommer det att se fel ut. Detta beror på att monitorn gör en verifikationslässcykel direkt efter en skrivning och därför kommer det nyss inklockade värdet i registret att överskrivas med databussens (tri-state-) värde som ovan.

Det är här som man kan få olika felbilder beroende på vilken familj (74LS, 74HC, ...) man valt. Då en elev glömt att ta med RWE- signalen i CHIPSE-LECT-logiken ger 74LS-familjen den tydligaste felbilden.

